XC7Z100-2FFG900I – Geïntegreerde schakelingen, ingebed, systeem op chip (SoC)

Basis SoC-architectuur

Een typische systeem-op-chip-architectuur bestaat uit de volgende componenten:
- Ten minste één microcontroller (MCU) of microprocessor (MPU) of digitale signaalprocessor (DSP), maar er kunnen meerdere processorkernen zijn.
- Het geheugen kan een of meer RAM-, ROM-, EEPROM- en flash-geheugen zijn.
- Oscillator en fasevergrendelde luscircuits voor het leveren van tijdpulssignalen.
- Randapparatuur bestaande uit tellers en timers, voedingscircuits.
- Interfaces voor verschillende connectiviteitsstandaarden zoals USB, FireWire, Ethernet, universele asynchrone transceiver en seriële randapparatuurinterfaces, enz.
- ADC/DAC voor conversie tussen digitale en analoge signalen.
- Spanningsregelcircuits en spanningsregelaars.
Beperkingen van SoC's

Momenteel is het ontwerp van SoC-communicatiearchitecturen relatief volwassen.De meeste chipbedrijven gebruiken SoC-architecturen voor hun chipproductie.Naarmate commerciële toepassingen echter blijven streven naar coëxistentie en voorspelbaarheid van instructies, zal het aantal kernen dat in de chip is geïntegreerd blijven toenemen en zal het voor op bussen gebaseerde SoC-architecturen steeds moeilijker worden om aan de groeiende eisen van computers te voldoen.De belangrijkste uitingen hiervan zijn
1. slechte schaalbaarheid.Het soC-systeemontwerp begint met een analyse van de systeemvereisten, waarbij de modules in het hardwaresysteem worden geïdentificeerd.Om het systeem correct te laten werken, is de positie van elke fysieke module in de SoC op de chip relatief vast.Nadat het fysieke ontwerp is voltooid, moeten er wijzigingen worden aangebracht, wat in feite een herontwerpproces kan zijn.Aan de andere kant zijn SoC's gebaseerd op busarchitectuur beperkt in het aantal processorkernen dat erop kan worden uitgebreid vanwege het inherente arbitragecommunicatiemechanisme van de busarchitectuur, dat wil zeggen dat slechts één paar processorkernen tegelijkertijd kan communiceren.
2. Met een busarchitectuur gebaseerd op een exclusief mechanisme kan elke functionele module in een SoC pas communiceren met andere modules in het systeem zodra deze de controle over de bus heeft verworven.Als een module busarbitragerechten voor communicatie verkrijgt, moeten andere modules in het systeem wachten totdat de bus vrij is.
3. Synchronisatieprobleem met één klok.De busstructuur vereist globale synchronisatie, maar naarmate de proceskenmerken kleiner en kleiner worden, de werkfrequentie snel stijgt en later 10GHz bereikt, zal de impact veroorzaakt door de verbindingsvertraging zo ernstig zijn dat het onmogelijk is om een ​​globale klokboom te ontwerpen , en vanwege het enorme kloknetwerk zal het stroomverbruik het grootste deel van het totale stroomverbruik van de chip in beslag nemen.