Productkenmerken

Intel onthult 3D-chipdetails: kan 100 miljard transistors stapelen, is van plan om in 2023 te lanceren

De 3D-gestapelde chip is Intel's nieuwe richting om de wet van Moore uit te dagen door de logische componenten in de chip te stapelen om de dichtheid van CPU's, GPU's en AI-processors dramatisch te vergroten.Nu chipprocessen bijna stilvallen, is dit wellicht de enige manier om de prestaties te blijven verbeteren.

Onlangs presenteerde Intel nieuwe details van zijn 3D Foveros-chipontwerp voor de komende Meteor Lake-, Arrow Lake- en Lunar Lake-chips op de halfgeleiderindustrieconferentie Hot Chips 34.

Recente geruchten hebben gesuggereerd dat Intel's Meteor Lake vertraging zal oplopen vanwege de noodzaak om Intel's GPU-tegel/chipset over te schakelen van het TSMC 3nm-knooppunt naar het 5nm-knooppunt.Hoewel Intel nog steeds geen informatie heeft gedeeld over het specifieke knooppunt dat het voor de GPU zal gebruiken, zei een bedrijfsvertegenwoordiger dat het geplande knooppunt voor de GPU-component niet is veranderd en dat de processor op schema ligt voor een tijdige release in 2023.

Opvallend is dat Intel deze keer slechts één van de vier componenten (het CPU-gedeelte) zal produceren die worden gebruikt om zijn Meteor Lake-chips te bouwen; TSMC zal de andere drie produceren.Bronnen uit de industrie wijzen erop dat de GPU-tegel TSMC N5 is (5nm-proces).

Intel heeft de nieuwste beelden gedeeld van de Meteor Lake-processor, die gebruik zal maken van Intel's 4 process node (7nm-proces) en voor het eerst op de markt zal komen als een mobiele processor met zes grote cores en twee kleine cores.De Meteor Lake- en Arrow Lake-chips voorzien in de behoeften van de markt voor mobiele en desktop-pc's, terwijl Lunar Lake zal worden gebruikt in dunne en lichte notebooks, die de markt van 15 W en lager dekken.

Vooruitgang op het gebied van verpakkingen en onderlinge verbindingen veranderen snel het gezicht van moderne processors.Beide zijn nu net zo belangrijk als de onderliggende procesknooppunttechnologie – en in sommige opzichten misschien wel belangrijker.

Veel van de onthullingen van Intel op maandag waren gericht op de 3D Foveros-verpakkingstechnologie, die zal worden gebruikt als basis voor de Meteor Lake-, Arrow Lake- en Lunar Lake-processors voor de consumentenmarkt.Met deze technologie kan Intel kleine chips verticaal stapelen op een uniforme basischip met Foveros-interconnects.Intel gebruikt Foveros ook voor zijn Ponte Vecchio en Rialto Bridge GPU's en Agilex FPGA's, dus het zou kunnen worden beschouwd als de onderliggende technologie voor verschillende van de volgende generatie producten van het bedrijf.

Intel heeft eerder 3D Foveros op de markt gebracht op zijn Lakefield-processors met een laag volume, maar de Meteor Lake met vier tegels en de bijna vijftig tegels Ponte Vecchio zijn de eerste chips van het bedrijf die met deze technologie in massa worden geproduceerd.Na Arrow Lake zal Intel overstappen op de nieuwe UCI-interconnect, waardoor het via een gestandaardiseerde interface het chipset-ecosysteem kan betreden.

Intel heeft onthuld dat het vier Meteor Lake-chipsets (in Intels taalgebruik "tegels/tegels" genoemd) bovenop de passieve Foveros-tussenlaag/basistegel zal plaatsen.De basistegel in Meteor Lake is anders dan die in Lakefield, die in zekere zin als een SoC kan worden beschouwd.De 3D Foveros-verpakkingstechnologie ondersteunt ook een actieve tussenlaag.Intel zegt dat het een goedkoop en energiezuinig geoptimaliseerd 22FFL-proces (hetzelfde als Lakefield) gebruikt om de Foveros-tussenlaag te vervaardigen.Intel biedt ook een bijgewerkte 'Intel 16'-variant van dit knooppunt aan voor zijn gieterijdiensten, maar het is niet duidelijk welke versie van de Meteor Lake-basistegel Intel zal gebruiken.

Intel zal rekenmodules, I/O-blokken, SoC-blokken en grafische blokken (GPU's) installeren met behulp van Intel 4-processen op deze tussenlaag.Al deze eenheden zijn ontworpen door Intel en gebruiken Intel-architectuur, maar TSMC zal de I/O-, SoC- en GPU-blokken daarin OEM'en.Dit betekent dat Intel alleen de CPU- en Foveros-blokken zal produceren.

Bronnen uit de industrie lekken dat de I/O-die en SoC zijn gemaakt op het N6-proces van TSMC, terwijl de tGPU TSMC N5 gebruikt.(Het is vermeldenswaard dat Intel naar de I/O-tegel verwijst als de 'I/O Expander' of IOE)

Toekomstige knooppunten op de Foveros-routekaart omvatten pitches van 25 en 18 micron.Intel zegt dat het theoretisch zelfs mogelijk is om in de toekomst een bumpafstand van 1 micron te bereiken met behulp van Hybrid Bonded Interconnects (HBI).