Productkenmerken

De kosten zijn een van de grootste problemen geweest waarmee 3D-verpakte chips te maken hebben, en Foveros zal de eerste keer zijn dat Intel deze in grote volumes gaat produceren dankzij zijn toonaangevende verpakkingstechnologie.Intel zegt echter dat chips geproduceerd in 3D Foveros-pakketten extreem prijsconcurrerend zijn met standaard chipontwerpen – en in sommige gevallen zelfs goedkoper kunnen zijn.

Intel heeft de Foveros-chip ontworpen om zo goedkoop mogelijk te zijn en toch te voldoen aan de prestatiedoelstellingen van het bedrijf: het is de goedkoopste chip in het Meteor Lake-pakket.Intel heeft de snelheid van de Foveros-interconnect/basistegel nog niet gedeeld, maar heeft gezegd dat de componenten op een paar GHz kunnen draaien in een passieve configuratie (een verklaring die het bestaan ​​impliceert van een actieve versie van de tussenlaag die Intel al aan het ontwikkelen is ).Foveros vereist dus niet dat de ontwerper compromissen sluit op het gebied van bandbreedte of latentiebeperkingen.

Intel verwacht ook dat het ontwerp zowel qua prestaties als qua kosten goed kan worden geschaald, wat betekent dat het gespecialiseerde ontwerpen kan bieden voor andere marktsegmenten, of varianten van de krachtige versie.

De kosten van geavanceerde knooppunten per transistor stijgen exponentieel naarmate siliciumchipprocessen hun grenzen naderen.En het ontwerpen van nieuwe IP-modules (zoals I/O-interfaces) voor kleinere knooppunten levert niet veel rendement op de investering op.Daarom kan het hergebruiken van niet-kritieke tegels/chiplets op bestaande knooppunten die 'goed genoeg' zijn, tijd, kosten en ontwikkelingsbronnen besparen, om nog maar te zwijgen van het vereenvoudigen van het testproces.

Voor afzonderlijke chips moet Intel verschillende chipelementen, zoals geheugen of PCIe-interfaces, achter elkaar testen, wat een tijdrovend proces kan zijn.Chipfabrikanten kunnen daarentegen ook kleine chips tegelijkertijd testen om tijd te besparen.covers hebben ook een voordeel bij het ontwerpen van chips voor specifieke TDP-bereiken, aangezien ontwerpers verschillende kleine chips kunnen aanpassen aan hun ontwerpbehoeften.

De meeste van deze punten klinken bekend in de oren, en het zijn allemaal dezelfde factoren die AMD in 2017 op het chipsetpad brachten. AMD was niet de eerste die op chipsets gebaseerde ontwerpen gebruikte, maar het was wel de eerste grote fabrikant die deze ontwerpfilosofie gebruikte om moderne chips in massa produceren, iets waar Intel een beetje laat mee lijkt te zijn gekomen.De door Intel voorgestelde 3D-verpakkingstechnologie is echter veel complexer dan AMD's op organische tussenlagen gebaseerde ontwerp, dat zowel voor- als nadelen heeft.

Het verschil zal uiteindelijk tot uiting komen in de uiteindelijke chips, waarbij Intel zegt dat de nieuwe 3D-gestapelde chip Meteor Lake naar verwachting in 2023 beschikbaar zal zijn, terwijl Arrow Lake en Lunar Lake in 2024 verschijnen.

Intel zei ook dat de Ponte Vecchio-supercomputerchip, die meer dan 100 miljard transistors zal hebben, naar verwachting de kern zal vormen van Aurora, 's werelds snelste supercomputer.