(Elektronische componenten) 5V927PGGI8

korte beschrijving:

Stuur een e-mail naar ons Datumblad downloaden

Product detail

Productlabels

Productkenmerken

TYPE	BESCHRIJVING
Categorie	Geïntegreerde schakelingen (IC's) Klok/timing Klokgeneratoren, PLL's, frequentiesynthesizers
Mfr	Renesas Electronics America Inc
Serie	-
Pakket	Tape en spoel (TR)
product status	Verouderd
Type	Klokgenerator
PLL	Ja met Bypass
Invoer	LVTTL, Kristal
Uitvoer	LVTTL
Aantal circuits	1
Verhouding – Ingang: Uitgang	2:4
Differentieel – Ingang: Uitgang	Nee nee
Frequentie – Max	160 MHz
Deler/vermenigvuldiger	Ja nee
Spanning – voeding	3V ~ 3,6V
Bedrijfstemperatuur	-40°C ~ 85°C
Montage type	Opbouwmontage
Pakket / doos	16-TSSOP (0,173 ″, 4,40 mm breed)
Apparaatpakket van leverancier	16-TSSOP
Basisproductnummer	IDT5V927

Documenten en media

BRONTYPE	KOPPELING
Datasheets	IDT5V927
PCN-veroudering/EOL	Herziening 23/dec/2013 Meerdere apparaten 28/okt/2013
HTML-gegevensblad	IDT5V927

Milieu- en exportclassificaties

ATTRIBUUT	BESCHRIJVING
Vochtgevoeligheidsniveau (MSL)	1 (onbeperkt)
REACH-status	BEREIK Onaangetast
ECCN	OOR99
HTSUS	8542.39.0001

Aanvullende bronnen

ATTRIBUUT	BESCHRIJVING
Andere namen	5V927PGGI8
Standaard pakketje	4.000

Productdetails
24-BIT DIGITALE SIGNAALPROCESSOR

De Motorola DSP56307, lid van de DSP56300-familie van programmeerbare digitale signaalprocessors (DSP's), ondersteunt draadloze infrastructuurtoepassingen met algemene filterbewerkingen.De verbeterde filtercoprocessor (EFCOP) op de chip verwerkt filteralgoritmen parallel aan de kernwerking, waardoor de algehele DSP-prestaties en efficiëntie worden verbeterd.Net als de andere familieleden maakt de DSP56307 gebruik van een krachtige engine met één klokcyclus per instructie (code-compatibel met Motorola's populaire DSP56000-kernfamilie), een barrel shifter, 24-bits adressering, een instructiecache en een directe geheugentoegangscontroller, zoals in afbeelding 1. De DSP56307 biedt prestaties bij 100 miljoen instructies (MIPS) per seconde met behulp van een interne 100 MHz klok met een kern van 2,5 volt en een onafhankelijk in-/uitgangsvermogen van 3,3 volt.

Overzicht
Met behulp van de kolomgebaseerde architectuur van de tweede generatie ASMBL (Advanced Silicon Modular Block) bevat de XC5VLX330T-3FFG1738I vijf verschillende platforms (subfamilies), de meeste keuze die elke FPGA-familie biedt.Elk platform bevat een andere verhouding aan functies om tegemoet te komen aan de behoeften van een grote verscheidenheid aan geavanceerde logische ontwerpen.Naast de meest geavanceerde, krachtige logische structuur bevatten XC5VLX330T-3FFG1738I FPGA's veel blokken op hard-IP-systeemniveau, waaronder krachtige 36-Kbit blok-RAM/FIFO's, tweede generatie 25 x 18 DSP-plakken, Select IO-technologie met ingebouwde in digitaal geregelde impedantie, Chip Sync source-synchrone interfaceblokken, systeemmonitorfunctionaliteit,

FUNCTIES
Hoogwaardige DSP56300-kern
● 100 miljoen instructies per seconde (MIPS) met een kloksnelheid van 100 MHz bij 2,5 V kern en 3,3 VI/O
● Objectcode compatibel met de DSP56000-kern
● Zeer parallelle instructieset
● Data-rekenkundige logische eenheid (ALU)
- Volledig gepijplijnde 24 x 24-bit parallelle vermenigvuldiger-accumulator
- 56-bit parallelle cilinderverschuiver (snelle verschuiving en normalisatie; bitstream genereren en parseren)
- Voorwaardelijke ALU-instructies
- 24-bit of 16-bit rekenkundige ondersteuning onder softwarecontrole
● Programmabesturingseenheid (PCU)
- Ondersteuning voor positie-onafhankelijke code (PIC).
- Adresseringsmodi geoptimaliseerd voor DSP-toepassingen (inclusief onmiddellijke offsets)
- On-chip instructiecachecontroller
- On-chip geheugen-uitbreidbare hardwarestack
- Geneste hardware DO-lussen
- Snelle auto-return-onderbrekingen
● Directe geheugentoegang (DMA)
- Zes DMA-kanalen die interne en externe toegang ondersteunen
- Eén-, twee- en driedimensionale overdrachten (inclusief circulaire buffering)
- Einde-van-blokoverdracht-interrupts
- Triggering vanaf onderbrekingslijnen en alle randapparatuur
● Fasevergrendelde lus (PLL)
- Maakt wijziging van de lage vermogensverdelingsfactor (DF) mogelijk zonder verlies van vergrendeling
- Uitgangsklok met eliminatie van scheeftrekkingen
● Ondersteuning voor hardwarefoutopsporing
- On-Chip-emulatie (op CE)-module
- Gezamenlijke testactiegroep (JTAG) testtoegangspoort (TAP)
- De adrestraceringsmodus weerspiegelt interne programma-RAM-toegangen op de externe poort