XCF128XFTG64C Inkapseling BGA64 XL configuratie- en opslagapparaten met hoge dichtheid
Productkenmerken
TYPE | BESCHRIJVING |
Categorie | Geïntegreerde schakelingen (IC's) |
Mfr | AMD Xilinx |
Serie | - |
Pakket | Dienblad |
product status | Verouderd |
Programmeerbaar type | In systeem programmeerbaar |
Geheugen grootte | 128 MB |
Spanning – voeding | 1,7V ~ 2V |
Bedrijfstemperatuur | -40°C ~ 85°C |
Montage type | Opbouwmontage |
Pakket / doos | 64-TBGA |
Apparaatpakket van leverancier | 64-FTBGA (10×13) |
Basisproductnummer | XCF128 |
Documenten en media
BRONTYPE | KOPPELING |
Datasheets | XCF128XFT(G)64C Gegevensblad |
Milieu-informatie | Xiliinx RoHS-certificaat |
PCN-veroudering/EOL | Meerdere apparaten 01/juni/2015 |
Wijziging PCN-onderdeelstatus | Onderdelen gereactiveerd 25/apr/2016 |
HTML-gegevensblad | XCF128XFT(G)64C Gegevensblad |
Milieu- en exportclassificaties
ATTRIBUUT | BESCHRIJVING |
RoHS-status | ROHS3-compatibel |
Vochtgevoeligheidsniveau (MSL) | 3 (168 uur) |
REACH-status | BEREIK Onaangetast |
ECCN | 3A991B1A |
HTSUS | 8542.32.0071 |
Xilinx introduceert de XC18V00-serie PROM's met programmeerbare configuratie in het systeem (Afbeelding 1).Apparaten in deze 3,3V-familie omvatten een 4-megabit, een 2-megabit, een 1-megabit en een 512-kilobit PROM die een gebruiksvriendelijke, kosteneffectieve methode bieden voor het herprogrammeren en opslaan van Xilinx FPGA-configuratiebitstreams.
Wanneer de FPGA zich in de Master Serial-modus bevindt, genereert deze een configuratieklok die de PROM aanstuurt.Een korte toegangstijd nadat CE en OE zijn ingeschakeld, zijn gegevens beschikbaar op de PROM DATA (D0)-pin die is verbonden met de FPGA DIN-pin.Nieuwe gegevens zijn een korte toegangstijd na elke stijgende klokflank beschikbaar.De FPGA genereert het juiste aantal klokpulsen om de configuratie te voltooien.Wanneer de FPGA zich in de Slave Serial-modus bevindt, worden de PROM en de FPGA geklokt door een externe klok.
Wanneer de FPGA zich in de Master Select MAP-modus bevindt, genereert de FPGA een configuratieklok die de PROM aanstuurt.Wanneer de FPGA zich in de Slave Parallel- of Slave Select MAP-modus bevindt, genereert een externe oscillator de configuratieklok die de PROM en de FPGA aanstuurt.Nadat CE en OE zijn ingeschakeld, zijn er gegevens beschikbaar op de DATA-pinnen (D0-D7) van de PROM.Nieuwe gegevens zijn een korte toegangstijd na elke stijgende klokflank beschikbaar.De gegevens worden op de volgende stijgende flank van de CCLK in de FPGA geklokt.Een vrijlopende oscillator kan worden gebruikt in de Slave Parallel- of Slave Select MAP-modi.
Er kunnen meerdere apparaten in cascade worden geschakeld door de CEO-uitgang te gebruiken om de CE-ingang van het volgende apparaat aan te sturen.De klokingangen en de DATA-uitgangen van alle PROM's in deze keten zijn met elkaar verbonden.Alle apparaten zijn compatibel en kunnen in cascade worden geplaatst met andere leden van de familie of met de XC17V00 eenmalige programmeerbare seriële PROM-familie.